虹科干货 | 如何测试与验证复杂的FPGA设计（3）——硬件测试
尽管扩展的仿真计划提供了良好的可信度，但仍有许多corner的情况无法在虚拟环境中验证。对于这些情况，需要基于硬件的测试计划，这也是获得高质量结果的最后一步。
虹科干货 | 测试与验证复杂的FPGA设计（2）——如何在虹科的IP核中执行面向全局的仿真
仿真和验证是开发任何高质量的基于FPGA的RTL编码过程的基础。一旦不同的模块被单独验证，则意味着下一步将整个IP仿真为单个 UUT（被测试单元）。
虹科干货 | 如何测试与验证复杂的FPGA设计（1）——面向实体或块的仿真
通过在每个输入信号上生成激励并验证 RTL 代码行为是否符合预期，对构成每个 IP 核的不同模块进行实体/块的仿真
